



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of)
Yasuo MORIMOTO et al.) Group Art Unit: Unassigned
Application No.: Unassigned) Examiner: Unassigned
Filed: July 10, 2003) Confirmation No.: Unassigned
For: SEMICONDUCTOR DEVICE INCLUDING A DIFFERENTIAL TRANSISTOR PAIR)))

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed:

Japan Patent Application No. 2003-090523

Filed: March 28, 2003

In support of this claim, enclosed is a certified copy of said prior foreign application. Said prior foreign application was referred to in the oath or declaration. Acknowledgment of receipt of the certified copy is requested.

By:

Respectfully submitted,

Burns, Doane, Swecker & Mathis, L.L.P.

Date: _July 10, 2003

Platon N. Mandros Registration No. 22,124

P.O. Box 1404 Alexandria, Virginia 22313-1404 (703) 836-6620

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月28日

出 願 番 号

Application Number:

特願2003-090523

[ST.10/C]:

[JP2003-090523]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 4月25日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

543455JP01

【提出日】

平成15年 3月28日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/06

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

森本 康夫

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

熊本 敏夫

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

奥田 孝

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】

深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】

100098316

【弁理士】

【氏名又は名称】

野田 久登

【選任した代理人】

【識別番号】

100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】

008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 第1のトランジスタ、

前記第1のトランジスタと電気的に並列に配置される第2のトランジスタ、

前記第1のトランジスタの第1の端子に互いに電気的に並列に接続される複数 のダイオード素子を含む第1のダイオード群、および

前記第2のトランジスタの第1の端子に互いに電気的に並列に接続される複数のダイオード素子を含む第2のダイオード群を備え、前記第1のダイオード群のダイオード素子の形成する重心位置が、前記第2のダイオード群のダイオード素子が形成する重心位置と重なり合う、半導体装置。

【請求項2】 前記第1および第2のトランジスタは、それぞれの第2の端子が共通のノードに相互接続される、請求項1記載の半導体装置。

【請求項3】 前記第1および第2のトランジスタの第1の端子は、別々の内部配線を介して異なる内部信号を受ける、請求項1記載の半導体装置。

【請求項4】 前記第1および第2のトランジスタは、それぞれ、絶縁ゲート型電界効果トランジスタを備え、前記第1の端子は、前記絶縁ゲート型電界効果トランジスタの制御電極ノードである、請求項1記載の半導体装置。

【請求項5】 前記第1のダイオード群の複数のダイオード素子は、所定の電圧に接続される第1導電型の第1の基板領域表面に互いに離れて形成されて、前記第1のトランジスタの第1の端子に接続される複数の第2導電型の第1の不純物領域を備え、

前記第2のダイオード群の複数のダイオード素子は、前記第1の半導体基板領域表面に互いに離れて配置され、前記第2のトランジスタの第1の端子に接続される第2導電型の複数の第2の不純物領域を備え、前記複数の第2の不純物領域の重心位置が、前記複数の第1の不純物領域が形成する重心位置と重なり合う、請求項1記載の半導体装置。

【請求項6】 前記第1および第2の不純物領域は、行および列の格子状に 前記第1の基板領域表面に形成される、請求項5記載の半導体装置。 【請求項7】 前記第1および第2の不純物領域は、前記行および列において交互に配置される、請求項6記載の半導体装置。

【請求項8】 前記第1および第2の不純物領域は、一次元的に整列して配置される、請求項5記載の半導体装置。

【請求項9】 前記第1の不純物領域は前記第2の不純物領域を間に挟むように配置される、請求項8記載の半導体装置。

【請求項10】 前記第1および第2の不純物領域は、四辺形の頂点に位置するように配置され、前記四辺形の第1の対角線上の頂点の位置に前記第1の不純物領域が対向して配置され、前記四辺形の第2の対角線上の頂点位置に前記第2の不純物領域が対向して配置される、請求項5記載の半導体装置。

【請求項11】 前記第1および第2の不純物領域を取囲むように前記第1の基板領域に形成される第1導電型の第3の不純物領域をさらに備える、請求項5記載の半導体装置。

【請求項12】 前記第3の不純物領域は、前記第1および第2の不純物領域全体の外部に配置される、請求項11記載の半導体装置。

【請求項13】 前記第3の不純物領域は、前記第1および第2の不純物領域とれぞれを取囲むように形成される、請求項11記載の半導体装置。

【請求項14】 前記第3の不純物領域は連続的に形成される、請求項12 または13記載の半導体装置。

【請求項15】 前記第3の不純物領域は互いに分離して形成される複数の 分割領域を含む、請求項12または13記載の半導体装置。

【請求項16】 前記第1および第2のダイオード群のダイオード素子を形成する第1の基板領域は、前記第1および第2のトランジスタを形成する第2の基板領域と導電型が異なり、前記第1の基板領域は前記第1および第2のダイオード群のダイオード素子を逆バイアス状態に設定するようにバイアスされる、請求項1記載の半導体装置。

【請求項17】 前記第1および第2のダイオード群のダイオード素子は、 共通に第1導電型の第1の基板領域に形成され、

前記半導体装置は、さらに、

前記第1の基板領域を取囲むように形成される第2導電型の第2の基板領域を備え、前記第1および第2の基板領域は逆バイアス状態に設定され、かつ前記第2の基板領域は、前記第1および第2のトランジスタが形成される基板領域と導電型が異なる、請求項1記載の半導体装置。

【請求項18】 前記第1および第2のトランジスタは、それぞれ、複数のトランジスタ素子を備え、前記トランジスタ素子は、前記第1および第2のダイオード群が形成される領域を取囲むように形成され、

前記第1のトランジスタを形成するトランジスタ素子の形成する重心の位置が、前記第2のトランジスタを形成するトランジスタ素子が形成する重心の位置と 互いに重なり合う、請求項1記載の半導体装置。

【請求項19】 前記第1のダイオード群の複数のダイオード素子は、基板 領域表面に互いに離れて配置される複数の第1の不純物領域を備え、

前記第2のダイオード群の複数のダイオード素子は、前記基板領域表面に互い に離れて形成される複数の第2の不純物領域を備え、

前記第1のトランジスタを形成するトランジスタ素子と前記第1の不純物領域とを接続する配線は、形状および長さの少なくとも一方において、前記第2のトランジスタを形成するトランジスタ素子と前記第2の不純物領域とを接続する配線と等しい、請求項18記載の半導体装置。

【請求項20】 前記トランジスタ素子と対応の不純物領域との接続の配線は、利用可能な配線のうち最小配線長となる配線を備える、請求項18記載の半導体装置。

【請求項21】 前記トランジスタ素子と対応の不純物領域との接続の配線は、利用可能な配線のうちの最下層の配線を備える、請求項18記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置に関し、特に、差動対を構成するトランジスタを含む 半導体装置に関する。より特定的には、この発明は、この差動対トランジスタの 特性変化を保護するダイオードの配置に関する。

[0002]

【従来の技術】

差動増幅器およびミキサなどにおいては、入力段に、差動的に動作する差動トランジスタ対が配置されて、差動入力を処理する。このような差動トランジスタ対において微妙な特性の差が存在する場合、オフセット電圧などさまざまな問題が生じることが一般に知られている。特に、入力部の差動対で用いられるトランジスタのしきい値電圧および/またはドレイン電流に差が存在する場合、回路の特性に大きな問題が生じることが多い。

[0003]

これらのトランジスタ特性の差が発生しないように、レイアウト作製時にトランジスタ素子の重心位置を揃えるなど細心の注意が払われることが多い。しかしながら、このようなトランジスタのレイアウト上の対策のみでは解決できない項目もある。その1つが、たとえば特許文献1(特開2002-141421号公報)において議論されているアンテナ効果と呼ばれる特性劣化の問題である。このアンテナ効果は、MOSトランジスタ(絶縁ゲート型電界効果トランジスタ)を構成要素とする半導体装置の製造において用いられるプラズマ工程での配線層への帯電ストレスによってMOSトランジスタの特性に影響が生じる。

[0004]

具体的に、半導体の製造工程、特に配線工程においては、配線レイアウトを所望の形状にパターニングするために、プラズマエッチングが用いられることが多い。このプラズマエッチング工程において、パターニングされた金属配線に、プラズマ荷電粒子が蓄積され、金属配線がチャージアップ状態となる。この金属配線が、MOSトランジスタのゲートにコンタクトホールを介して接続されている場合、ポリシリコンでたとえば構成されるゲート電極層にチャージアップされたプラズマ荷電粒子が流れ込み蓄積される。このゲート電極層に蓄積される電荷により、ゲート面の電位が上昇し、ゲート電極層下に存在するゲート絶縁膜に大きな電位差が生じ、ゲート絶縁膜に大きな電圧ストレスが印加される。

[0005]

この電圧ストレスにより、ゲート絶縁膜の破壊が生じたり、また破壊に至らなくても、ゲート絶縁膜の電位差による電界により、電子がゲート絶縁膜中にトラップされると、製造後のMOSトランジスタのしきい値電圧Vthおよびドレイン電流Idsなどの特性が変化することがある。このような現象が、アンテナ効果と呼ばれ、その効果の度合いは、プラズマエッチング時に発生するプラズマ荷電粒子が蓄積される配線層の面積とゲート絶縁膜の面積との比(アンテナ比)に依存する。

[0006]

アンテナ効果は、すべてのトランジスタについて生じる可能性がある。しかしながら、そのトランジスタ特性の変化量は、それぞれのトランジスタに接続する金属配線部分により左右されるため、均等ではない。差動回路の入力段においては、正確な差動動作のためには、特性の一致した(整合のとれた)トランジスタの組合せが必要とされる。したがって、このような差動回路の入力段でアンテナ効果に起因する現象が生じた場合、差動回路の特性が大きく悪化する。このような特性劣化を生じるのを防止するために、先の特許文献1においては、以下の2つの対策が提案されている。

[0007]

- (1) 差動回路入力段トランジスタに接続する金属配線の長さなどを同一に する、および
- (2) 差動回路入力段のトランジスタのゲートに、電荷放電用のダイオードを接続する。

[0008]

【特許文献1】

特開2002-141421号公報

[0009]

【発明が解決しようとする課題】

前述の特許文献1においては、ダイオードを用いて蓄積電荷を基板領域へ逃が す構成において、差動段トランジスタの入力信号の配線長を一致させるためにダ ミー配線を配置することが示されている。しかしながら、このようなダミー配線 を配置する領域が必要となり、配線面積が増大する。また、レイアウトによって は、このようなダミー配線を配置することができない場合もあり、また逆に、ダ ミー配線を配置するために回路のレイアウトが制限を受け、効率的にトランジス タおよび配線を配置することができなくなる問題が生じる。

[0010]

また、この特許文献1に示されるように、差動対トランジスタのゲートで、金属配線を介してダイオードを接続することにより、プラズマ工程時における蓄積電荷を基板領域に逃がすことができ、トランジスタの特性劣化を抑制することは可能である。しかしながら、ダイオードの一方電極として、基板領域が利用されるため、この基板領域において発生したノイズがダイオードを介して差動段入力信号線に伝達され、入力信号にノイズが重畳され、入力信号を正確に差動的に増幅することができなくなるという問題が生じる。

[0011]

問題となるノイズは、半導体回路装置内のいずれの部分で発生するかは、予め特定することができない。ノイズは、この差動段を含む回路以外の領域で発生して、基板領域へ伝達される。このノイズの発生源としては、デジタル回路、髙周波回路および電源線などさまざまな回路/配線が予想される。このノイズは、基板を伝搬する間に一部が減衰するものの、ダイオードの容量成分を介して、微小電位差を増幅する差動対トランジスタに入力されると、大きく増幅される。この差動対トランジスタにおいて、差動入力に印加されるノイズの大きさが等しい場合には、この差動段の同相成分除去能力によりノイズが除去される。

[0012]

しかしながら、常に、ノイズ源からダイオードまでの距離が等しいとは限らず、このノイズ源から差動対トランジスタの入力に配置されたダイオードまでの距離が異なり、応じてノイズ量が異なるため、差動段における同相除去特性では十分にノイズ成分を除去できずに、増幅される。

[0013]

前述の特許文献1においては、単にプラズマエッチング工程時において発生す

るプラズマ荷電粒子を除去することのみが考慮されており、ダイオードに基板領域を介して伝達されるノイズの影響については何ら考慮されていない。

[0014]

それゆえ、この発明の目的は、差動トランジスタ対の特性を一致させつつ基板 ノイズの影響を受けることなく正確に差動動作を行なうことのできる半導体装置 を提供することである。

[0015]

この発明の他の目的は、アンテナ効果耐性および基板ノイズ耐性の優れた差動 入力段を有する半導体装置を提供することである。

[0016]

【課題を解決するための手段】

この発明に係る半導体装置は、第1のトランジスタと、この第1のトランジスタと電気的に並列に配置される第2のトランジスタと、第1のトランジスタの第1の端子に互いに電気的に並列に接続される複数のダイオード素子を含む第1のダイオード群と、第2のトランジスタの第1の端子に互いに電気的に並列に接続される複数のダイオード素子を含む第2のダイオード群を備える。第1のダイオード群のダイオード素子の重心位置が、第2のダイオード群のダイオード素子の重心位置が、第2のダイオード群のダイオード素子の重心位置と重なり合う。

[0017]

第1および第2のダイオード群のダイオード素子の重心位置が重なり合うよう に配置することにより、これらの第1および第2のダイオード群は、任意の方向 のノイズに対して同じ影響を受け、応じて、同じノイズ成分量を、第1および第 2のトランジスタの第1の端子に伝達する。これにより、ノイズの総量が等しく 、確実に、差動段の同相成分除去特性によりノイズが除去され、正確に差動動作 を行なうことができる。

[0018]

また、第1および第2のダイオード群を配置することにより、第1および第2のトランジスタの第1の端子に対するアンテナ効果によるこれらのトランジスタの特性変化を防止することができる。

[0019]

【発明の実施の形態】

[実施の形態1]

図1は、この発明の実施の形態1に従う半導体装置の構成を概略的に示す図である。図1において、入力ノードND1およびND2に前段の回路から与えられる内部信号IN+およびIN-を内部配線IL1およびIL2を介して受ける内部回路CKを含む。この内部回路CKは、その入力段に、差動トランジスタ6および7を含む。差動トランジスタ6および7は、一例として、NチャネルMOSトランジスタ(絶縁ゲート型電界効果トランジスタ)で構成され、MOSトランジスタ6のゲート(第1の端子)が、内部配線IL2に結合され、MOSトランジスタ7のゲート(第1の端子)が、内部配線IL1に接続される。MOSトランジスタ6および7のそれぞれの一方導通端子(ソース領域;第2の端子)が、共通に接続される。

[0020]

内部回路CKは、入力段に差動トランジスタ対が設けられていればよく、この 内部回路CKは、入力信号IN+およびIN-を差動的に増幅する差動増幅回路 であってもよく、また、これらの入力信号IN+およびIN-を混合するミキサ であってもよい。また、入力信号IN+およびIN-の一方が基準電圧であって もよい。

[0021]

ノードND1およびND2は、内部ノードであり、前段回路からの信号IN+およびIN-を受ける。この前段回路は、入力バッファ回路であってもよく、さらに、所定の処理を行う内部回路であってもよい。この前段回路は、差動信号IN+およびIN-を生成する回路であればよい。

[0022]

内部配線 I L 1 および I L 2 は、たとえばアルミニウム配線または銅配線などの金属配線で構成され、パターニング時のプラズマエッチングにより、プラズマ荷電粒子が蓄積される材料で構成される。内部配線 I L 1 には、ダイオード 1 および 4 が接続され、内部配線 I L 2 には、ダイオード 2 および 3 が接続される。

これらのダイオード 1 から 4 は、それぞれ逆バイアス状態となるように、接続される。図 1 においては、これらのダイオード 1 から 4 は、それぞれ、カソードが内部配線 I L 1 または I L 2 に接続され、アノードが、接地電位に結合される状態を示す。

[0023]

これらのダイオード1から4は、以下に詳細に説明するように、同じサイズ(面積)を有し、対角線上に配置されるダイオード1および4の領域の重心位置と、別の対角線上に配置されるダイオード2および3の領域の重心位置が、共に位置5で一致する。このように、ダイオード1および4の重心位置およびダイオード2および3の重心位置が一致する配置は、「コモンセントロイド配置」と呼ばれる。

[0024]

ダイオード1から4は、同一の対角線上に配置されるダイオードが共通の内部 配線に接続される。したがって、ノイズが、いずれの方向から伝搬してきても、 そのノイズの大きさが、内部配線IL1およびIL2に対して同じとなり、内部 配線IL1およびIL2に同じ大きさの同相ノイズ成分が重畳され、MOSトラ ンジスタ6および7により、同相成分が除去される。また、プラズマエッチング 工程時において、内部配線IL1およびIL2に電荷が蓄積しても、ダイオード 1から4により、基板領域に放電され、アンテナ効果は抑制される。

[0025]

図2は、図1に示すダイオードの平面レイアウトを概略的に示す図である。図2において、4つの矩形状の不純物領域D1A、D1B、D2AおよびD2Bが2行2列に整列して配置される。これらの4つの不純物領域D1AからD2Bは、サイズが同じである。不純物領域D1AおよびD1Bが、ダイオード1および3の一方電極をそれぞれ構成し、不純物領域D2AおよびD2Bが、ダイオード2および4のそれぞれの一方電極を形成する。これらのダイオード1から4のそれぞれの他方電極は、これらの不純物領域D1AからD2Bが形成される基板領域により与えられる。

[0026]

不純物領域D1AおよびD2Bが内部配線IL1により電気的に接続され、不純物領域D2AおよびD1Bが、内部配線IL2により相互接続される。したがって、不純物領域D1AおよびD2Bの重心位置が、位置5で与えられ、また同様、不純物領域D2AおよびD1Bの重心位置が位置5で与えられる。すなわち、不純物領域D1AからD2Bを、同一サイズ(面積)の不純物領域でそれぞれ形成して、対角線位置の不純物領域を相互接続することにより、内部配線IL1に接続されるダイオード1および4の重心位置と内部配線IL2に接続されるダイオード2および3の重心位置を一致させることができ、コモンセントロイド配置を実現することができる。

[0027]

図3は、図2に示すダイオード1および3の断面構造を概略的に示す図である。図3において、P基板11表面にP型層10が形成される。P型層10上にPウェル9が形成される。このPウェル9表面に、不純物領域D1AおよびD1Bが間を置いて形成される。不純物領域D1AおよびD1Bの両側に、素子分離膜(分離絶縁膜)8aおよび8cが配置され、不純物領域D1AおよびD1Bの間に素子分離膜8bが配置される。不純物領域D1AおよびD1Bは、それぞれ、n型不純物領域であり、不純物領域D1AおよびD1BそれぞれとPウェル9の間に、PN接合が形成され、PNダイオードが形成される。このPウェル9は、たとえば接地電圧にバイアスされる。

[0028]

Pウェル9は、ダイオード1から4を形成する領域として専用に設けられても良く、この場合、MOSトランジスタ6および7などの他の素子は、P型層10上に別に設けられたPウェルまたはNウェル内に形成される。これに代えて、Pウェル9が、MOSトランジスタ6および7を形成する基板領域としても用いられてもよく、また、MOSトランジスタ6および7は、P型層10表面に形成されてもよい。

[0029]

不純物領域D1Aは内部配線IL2を介してMOSトランジスタ6のゲート(制御電極)に接続され、不純物領域D1Bが内部配線IL1を介してMOSトラ

ンジスタ7のゲートに接続される。したがって、Pウェル9表面に不純物注入を 行なうことにより、同一面積の不純物領域を、容易に整列させて形成することが でき、内部配線IL1およびIL2それぞれに接続されるダイオードの重心位置 を一致させることができる。

[0030]

内部配線IL1およびIL2に負電荷が蓄積した場合、不純物領域D1AおよびD1Bにおいて、PNダイオードが順方向にバイアスされ、PNダイオードが導通し、この負電荷は、Pウェル9により吸収される。一方、内部配線IL1およびIL2に正電荷が蓄積した場合、ダイオード1および3の逆方向リーク電流により、この正電荷が、Pウェル9により吸収される。したがって、この内部配線IL1およびIL2にダイオードを接続することにより、内部配線IL1およびIL2のプラズマ工程時における蓄積電荷を放電することができる。通常動作時においては、ダイオード1から4は、逆バイアス状態であり、内部信号IN+およびIN-に対し悪影響は及ぼさない。

[0031]

Pウェル9のバイアス電圧は、ダイオード1から4が逆バイアス状態に維持される電圧であればよく、接地電圧に限定されず、例えば、負電圧であってもよい

[0032]

次に、このコモンセントロイド配置によるノイズ耐性について、図4から図6 を参照して説明する。

[0033]

図4に示すように、ノイズ源NGaが、不純物領域D1AおよびD1Bの図の上方にあり、このノイズ源NGaからのノイズが、基板(図3に示すPウェル9またはP型層10)を介して伝搬される場合を考える。この場合、ノイズ源NGaからのノイズは、不純物領域D1AおよびD1Bの上辺PHaおよびPHbに伝搬する。不純物領域D1AおよびD1Bそれぞれの上辺PHaおよびPHbのPN接合の面積は同じであり、ノイズ源NGaからこれらの不純物領域D1AおよびD1Bまでの距離はほぼ同じである(コモンセントロイド配置のため)。し

たがって、不純物領域D1AおよびD1Bを介して内部配線IL1およびIL2 に伝達されるノイズの総量が同じとなる。内部配線IL1およびIL2上の同相 ノイズは、次段の内部回路CKにおける差動トランジスタ6および7により相殺 され、内部信号IN+およびIN-に対する差動増幅動作に対しノイズ源NGa からのノイズの影響は相殺される。

[0034]

図5に示すように、ノイズ源NGbが、不純物領域D1AおよびD2Bの図の左側に存在する場合、このノイズ源NGbからのノイズは、不純物領域D1AおよびD2Bのそれぞれの左辺PHcおよびPHdに到達する。これらの不純物領域D1AおよびD2Bは、その面積が同じであり、重心位置5に関して対称的に配置されており、ノイズ源NGbからのこれらの辺PHcおよびPHbへの距離はほぼ同じであり、ほぼ同じ大きさのノイズが、この不純物領域D1AおよびD2Bの辺PHcおよびPHdに到達する。したがって、不純物領域D1AおよびD2Bを介してノイズ源NGbからのノイズが、内部配線IL1およびIL2に伝搬されても、それぞれのノイズの総量は、ほぼ大きさが同じである。したがって、次段の内部回路CKにおける差動トランジスタ6および7により、同相ノイズが相殺され、入力信号IN+およびIN-に対するノイズ源NGbからのノイズの影響は相殺される。

[0035]

また、図6に示すように、ノイズ源NGcが、図の左上方向に存在する場合、このノイズ源NGcからのノイズは、不純物領域D1Aの隣接辺PHeおよびPHfに到達し、また不純物領域D1Bの上辺PHeに到達する。同様、このノイズ源NGcからのノイズが、不純物領域D2Bの左辺PHhに到達する。不純物領域D2BおよびD1Bは内部配線IL2に接続され、不純物領域D1Aは内部配線IL1に接続される。したがって、内部配線IL1には、不純物領域D1Aの2辺PHeおよびPHfを通過するノイズが伝達され、内部配線IL2には、不純物領域D2Bの左辺PHhおよび不純物領域D1Bの上辺PHeを介して伝達されるノイズが伝搬される。

[0036]

したがって、ノイズ源NGcから不純物領域D1Aまでの距離とノイズ源NGcから不純物領域D2BおよびD1Bまでの距離が異なるものの、ノイズ源NGcからのノイズは、不純物領域D1Aの左辺PHeおよび不純物領域D2Bの左辺PHhについてはほぼ同じ大きさであり、また位相も同じであり、また不純物領域D1Aの上辺PHfおよび不純物領域D1Bの上辺PHgについてもそのノイズの位相および大きさはほぼ同じである。したがって、内部配線IL1上に伝達されるノイズと内部配線IL2に伝達されるノイズは、同相でかつ総量がほぼ同じ大きさとなり、次段の内部回路CKにおける差動トランジスタ6および7の同相除去特性により、内部配線IL1およびIL2上のノイズが除去される。したがって、入力信号IN+およびIN-を、正確に、内部回路CKにおいて、差動トランジスタ6および7を用いて処理することができる。

[0037]

図4から図6に示すように、内部配線IL1およびIL2それぞれに接続されるダイオード群の重心の位置が一致している。このようなコモンセントロイド配置において、重心位置5に対して如何なる方向にノイズ源NG(NGaからNGc)が存在する場合においても、内部配線IL1およびIL2それぞれに対して伝播されるノイズの総量が等しくなる。これらのノイズは、従って、次段の内部回路CKの差動トランジスタ6および7の同相除去能力を用いて除去することができる。

[0038]

以上のように、この発明の実施の形態1に従えば、差動トランジスタ対のゲート配線に対し、コモンセントロイド配置でダイオードをそれぞれ分割して配置している。したがって、差動信号を伝達する内部配線のノイズの総量が、いずれの方向でノイズが発生しても等しくすることができ、確実に、差動トランジスタ対の同相除去能力を用いてノイズを除去でき、安定に内部回路を動作させることができる。

[0039]

また、MOSトランジスタの制御電極に接続される内部配線に、ダイオードを接続しており、いわゆるアンテナ効果を抑制することができ、正確な差動動作を

実現することができる。

[0040]

[実施の形態2]

図7は、この発明の実施の形態2に従う半導体装置の構成を概略的に示す図である。図7においては、ダイオード12-27が4行4列に配置される。ダイオード12から27で構成されるダイオードマトリクスにおいて、行方向および列方向においてそれぞれ、内部配線IL1およびIL2に、ダイオードが交互に接続される。したがって、1行のダイオード12-15において、ダイオード12 および14が内部配線IL2に接続され、ダイオード13および15が内部配線IL1に接続される。ダイオード16から19の行においては、ダイオード16 および18が内部配線IL1に接続され、ダイオード17および19が、内部配線IL2に接続される。

[0041]

ダイオード20から23の行においては、ダイオード20および22が内部配線 I L 2 に接続され、ダイオード21および23が、内部配線 I L 1 に接続される。ダイオード24から26の行においては、ダイオード24および26が内部配線 I L 1 に接続され、ダイオード25および27が、内部配線 I L 2 に接続される。内部配線 I L 1 および I L 2 は、それぞれ、ノードND1およびND2に与えられる入力信号 I N + および I N - を、内部回路 C K の差動MOSトランジスタ7および6のゲートへ伝達する。

[0042]

このダイオードマトリクスにおいて、ダイオードを交互に異なる内部配線に接続することにより、ダイオード12から27のサイズが同じ場合、内部配線IL1に接続されるダイオード群が形成する重心と、内部配線IL2に接続されるダイオード群が形成する重心の位置を、位置5に一致させることができ、コモンセントロイド配置を実現することができる。

[0043]

図8は、図7に示すダイオードマトリクスの平面レイアウトを概略的に示す図である。図8において、不純物領域B1-B8およびA1-A8が、4行4列に

配置される。これらの不純物領域B1-B8およびA1-A8は、同一の面積を有する。不純物領域B1-B8およびA1-A8は、行方向および列方向において交互に配置される。したがって、不純物領域B1-B8の全体の重心の位置と不純物領域A1-A8の全体の重心の位置は、位置5において一致する。

[0044]

不純物領域B1-B8が、内部配線IL2に接続され、入力信号IN-を伝達 し、不純物領域A1-A8が、内部配線IL1に接続され、入力信号IN+を伝達する。

[0045]

したがって、不純物領域B1-B8およびA1-A8を用いてダイオード12-27を形成することにより、より内部配線IL1およびIL2に接続されるダイオードの影響を分割でき、より正確に、内部配線IL1およびIL2へ伝搬されるノイズの総量を等しくすることができる。

[0046]

図9は、図8に示すダイオードマトリクスの1行のダイオードの断面構造を概略的に示す図である。図9においても、P基板11上のP型層10表面に形成されるPウェル9内に、ダイオード12-15が形成される。ダイオード12-15それぞれに対応して、n型不純物領域B1、A1、B2およびA2が、それぞれ素子分離領域8b-8dにより分離されてPウェル9表面に形成される。不純物領域B1およびA2の外部には、素子分離領域8aおよび8eが形成される。

[0047]

不純物領域B1およびB2が、内部配線IL2に接続され、不純物領域A1およびA2が、内部配線IL1に接続される。内部配線IL1は、MOSトランジスタ7のゲートに接続され、内部配線IL2が、MOSトランジスタ6のゲートに接続される。

[0048]

ダイオード12-15は、それぞれ、n型不純物領域とPウェル9の間のPN接合により形成される。Pウェル9は、たとえば接地電圧にバイアスされる。したがって、これらの不純物領域B1、A1、B2およびA2を、それぞれ同一面

積で形成することにより、容易に、内部配線IL1およびIL2それぞれに接続 されるダイオード群の重心位置を一致させることができる。

[0049]

以上のように、この発明の実施の形態2に従えば、複数のマトリクス状に配列 されるダイオードを2つのグループに分割し、各グループのダイオードを、差動 信号線対を構成する内部配線にそれぞれ、グループ単位で接続している。したが って、ダイオードがコモンセントロイド配置に配列され、ノイズ源がいずれの部 分において存在し、いずれの方向からノイズが伝搬しても、より正確に内部配線 に伝搬されるノイズの総量を等しくすることができ、確実にノイズ成分を相殺す ることができる。

[0050]

[実施の形態3]

図10は、この発明の実施の形態3に従う半導体装置の構成を概略的に示す図である。図10に示す構成においては、ダイオード30から33が、1列に整列して配置される。ダイオード列の両側のダイオード30および33が内部配線IL2に接続され、内側のダイオード31および32が内部配線IL1に接続される。この内部配線IL1およびIL2は、それぞれ、入力信号IN+およびINーを、それぞれ差動MOSトランジスタ7および6のゲートに伝達する。この図10に示す構成おいても、ダイオード30から33は、同じ面積を有しており、コモンセントロイドに配置される。

[0051]

図11は、図10に示すダイオード列の平面レイアウトを概略的に示す図である。図11において、不純物領域B10、A10、B11およびA11が1列に整列して配置される。これらの不純物領域B10、A10、B11およびA11は、それぞれの面積が同じである。不純物領域B10およびB11が、それぞれダイオード30および33に対応し、内部配線IL2に接続される。不純物領域A10およびA11が、ダイオード31および32に対応し、内部配線IL1に接続される。

[0052]

したがって、不純物領域30および33の全体の重心位置と不純物領域31および32の全体の重心位置が、共に、重心位置5で与えられる。したがってコモンセントロイド配置が実現され、いずれの方向からのノイズに対しても、各ダイオード群のノイズを受ける辺の合計の長さが同じとなり、同じ大きさのノイズが不純物領域30および33と不純物領域31および32を介して伝搬され、応じて、総量が同じノイズが、内部配線IL1およびIL2上に伝播される。

[0053]

図12は、図11に示すダイオード30から33の断面構造を概略的に示す図である。図12において、Pウェル9表面に、素子分離領域8b-8dによりそれぞれ分離されてn型不純物領域B10、A10、A11およびB11が形成される。不純物領域B10およびB11外部には、素子分離膜8aおよび8eが形成される。これらの不純物領域A11、A12、B11、およびB12は、それぞれのレイアウト面積が同じである。

[0054]

不純物領域B10およびB11が内部配線IL1に接続され、不純物領域A10およびA11が内部配線IL2に接続される。これらの不純物領域B10、A10、A11およびB11は、それぞれPウェル9との間のPN接合によりダイオード構造を実現する。したがって、Pウェル9を介して伝搬されるノイズは、このPN接合の部分を介して内部配線に伝搬される。したがって、各不純物領域B10、B11、A10およびA11のサイズが等しい場合、ノイズの伝搬方向に拘らず、ノイズを受けるPN接合の合計面積が、各ダイオード群において等しくなり、内部配線IL1およびIL2に伝搬されるノイズの総量は等しくなる。

[0055]

さらに、P型層10の表面に形成されたPウェル9表面に、不純物領域B10、A10、A11およびB11を配置するだけであり、容易にこれらの不純物領域の面積を等しくすることができ、内部配線IL1およびIL2それぞれに接続されるダイオードの重心位置を一致させることができる。

[0056]

また、この場合、単に1列にダイオード素子が配置されるだけであり、格子状

に配置する場合に比べて、ダイオードアレイの面積を低減することができる。

[0057]

なお、この図12に示す構成においても、P型層10がP基板11上に形成される。ウェル構造として、ツインウェル構造およびトリプルウェル構造のいずれが用いられてもよい。

[0058]

[実施の形態4]

図13は、この発明の実施の形態4に従う半導体装置の構成を概略的に示す図である。この図13に示す配置においては、ダイオード34から37が、それぞれ、四辺形の頂点の位置に対応して配置される。四辺形の対角線上に対向して配置されるダイオード34および37が内部配線IL2に接続され、また別の対角線上に対向して配置されるダイオード35および36が内部配線IL1に接続される。これらの内部配線IL1およびIL2は、それぞれ、入力信号IN+およびIN-を差動MOSトランジスタ7および6のゲートへ伝達する。

[0059]

ダイオード34から37は、サイズが同じであり、ダイオード34および37 の形成する重心の位置およびダイオード35および36の形成する重心の位置が 、位置5で一致する。

[0060]

図14は、図13に示すダイオードの配置の平面レイアウトを概略的に示す図である。ダイオード34および37は、不純物領域B20およびB21をそれぞれ含み、ダイオード35および36は、それぞれ、不純物領域A20およびA21を含む。不純物領域B20およびB21が、内部配線IL2により相互接続され、不純物領域A20およびA21が、内部配線IL1にそれぞれ接続される。

[0061]

これらの不純物領域B20、B21、A20およびA21は、Pウェル9表面に互いに分離して形成されるn型不純物領域である。ダイオード34-37それぞれが、これらの不純物領域とPウェル9との間のPN接合により形成される。これらの不純物領域B20、B21、A20およびA21の面積を同じとするこ

とにより、不純物領域A20およびA21の形成する重心位置および不純物領域B20およびB21の形成する重心位置がそれぞれ位置5で重なりあう。

[0062]

図13および図14に示すように、四辺形の頂点に分散してダイオード素子を配置し、対角線上に対向して配置されるダイオードを同じ内部配線に接続することにより、容易にコモンセントロイド配置を実現することができる。したがって、ノイズがいずれの方向から伝搬してきても、ダイオード34から37により内部配線IL1およびIL2に伝達されるノイズの大きさは等しくなり、差動MOSトランジスタ6および7により、相殺されて、ノイズの影響を確実に抑制することができる。

[0063]

また、四辺形の頂点にダイオード素子を配置しており、容易に、対角線の交点 に重心位置を設定することができる。

[0064]

[実施の形態5]

図15は、この発明の実施の形態5に従う半導体装置の構成を概略的に示す図である。図15に示す半導体装置は、以下の点で、図1に示す半導体装置とその構成が異なっている。すなわち、ダイオード1から4をそれぞれ構成する不純物領域D1A、D1B、D2BおよびD2Aを取囲むように、不純物領域38が連続的に形成される。不純物領域38は、ダイオード1から4を形成する不純物領域D1A、D1B、D2BおよびD2Aが形成されるウェル領域(基板領域)と同一の導電型を有する。ダイオード1から4は、図1に示すように、逆バイアス状態に設定され、そのウェル領域は、たとえば接地電圧に固定される。したがって、不純物領域38も、そのウェル領域が同じバイアス電圧に固定され、ノイズ吸収層として機能し、ノイズが、基板領域のウェルを介してダイオード1から4に伝達されるのを防止する。

[0065]

図16は、図15に示すダイオード2および4に沿った断面構造を概略的に示す図である。図16において、ダイオード2および4に対応して、Pウェル9表

面に離れてn型不純物領域D2BおよびD2Aがそれぞれ形成される。これらの不純物領域D2BおよびD2A外周に、Pウェル9と同一導電型のp型不純物領域38が形成される。これらの不純物領域2、4および38の間には、素子分離膜8a-8eがそれぞれ配置される。Pウェル9は、P型層10表面に形成され、このP型層10は、P基板11上に形成される。不純物領域D2AおよびD2Bは、それぞれ内部配線IL1およびIL2に接続される。

[0066]

このダイオード2および4を形成する不純物領域D2BおよびD2A外周に沿ってp型不純物領域38を形成する。Pウェル9は、たとえば接地電圧にバイアスされ、不純物領域38も接地電圧レベルにバイアスされる。Pウェル9の表面領域を介してノイズが伝達される場合、この不純物領域38によりノイズを吸収することができ、ダイオード2および4に伝達されるノイズを低減することができる。したがって、差動MOSトランジスタ6および7の同相除去特性が低下する高周波領域においても、高いノイズ耐性を実現することができる。

[0067]

なお、Pウェル9は、p型不純物領域38を介して接地電圧にバイアスされて もよい。ウェルバイアスを設定する領域を別に設ける必要がなく、Pウェル9を 効率的に利用することができる。

[0068]

[変更例]

図17は、この発明の実施の形態5の変更例を示す図である。この図17に示す構成は、図15に示す構成と以下の点が異なっている。すなわち、ダイオード1から4を構成する不純物領域D1A、D1B、D2BおよびD2Aが形成する四辺形の四辺に沿って、不純物領域38a-38dがそれぞれ配置される。すなわち、図15に示す連続的に形成される不純物領域38に代えて、分割不純物領域38a-38dが、ダイオード1から4の形成領域に対向して配置される。この図17に示す他の構成は、図15に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

[0069]

特2003-090523

この図17に示す構成においても、ダイオード1から4を形成する不純物領域 D1A、D1B、D2BおよびD2Aに対して、ノイズ吸収用の不純物領域38 a-38dが配置されており、Pウェル9表面を介して伝達されるノイズを、分 割不純物領域38a-38dで吸収することができる。

[0070]

また、不純物領域38a-38dは、それぞれ直線的に延在するだけであり、パターニングが容易となる。

[0.071]

これらの不純物領域38a-38dは、その断面構造は、図16に示す断面構造と同じであり、それぞれ、Pウェル9を介して所定電圧(接地電圧)にバイアスされる、または、所定電圧を受けて、Pウェル9を所定電圧(接地電圧)にバイアスする。

[0072]

なお、図15および図17においては、内部配線IL1およびIL2に、それ ぞれ2つのダイオードが接続され、各内部配線に接続されるダイオードの重心位置が一致している。しかしながら、このダイオードの配置としては、先の実施の 形態1から4のいずれのダイオードの配置が用いられてもよい。ダイオードの配置領域外周に沿って、ノイズ吸収用の基板領域と同一導電型の不純物領域を配置することにより、ダイオードへノイズが伝搬されるのを抑制することができる。

[0073]

以上のように、この発明の実施の形態 5 に従えば、蓄積電荷放出用のダイオードの外周に、基板領域(ウェル領域)と同じ導電型の不純物領域を配置しており、ウェル領域または基板表面を伝搬されるノイズが、ダイオードに到達するのを抑制することができ、高いノイズ耐性を実現することができる。

[0074]

[実施の形態6]

図18は、この発明の実施の形態6に従う半導体装置の構成を概略的に示す図である。この図18に示す構成においては、ダイオード1から4を形成する領域外部に、不純物領域39が形成される。この不純物領域39は、ダイオード1か

ら4それぞれの不純物領域D1A、D2B、D1BおよびD2Aそれぞれを取囲むようにメッシュ状に形成される。この図18に示す他の構成は、図15に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

[0075]

図19は、図18に示すダイオード2および4を含む領域の断面構造を概略的に示す図である。図19において、ダイオード2および4をそれぞれ形成する不純物領域D2BおよびD2Aが、Pウェル9表面上に間を置いて形成される。さらに不純物領域D2BおよびD2Aを挟むように、P型不純物領域39が形成される。不純物領域39、D2BおよびD2Aは、素子分離膜8b-8eにより互いに分離される。不純物領域39の外周に、素子分離膜8aおよび8fが形成される。この不純物領域39は、たとえば接地電圧に固定され、応じてPウェル9が接地電圧レベルにバイアスされる。この図19に示す断面構造の他の構成は、図16に示す断面構造と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

[0076]

図18および図19に示すように、ダイオード1から4それぞれを形成する不純物領域D1A、D1B、D2BおよびD2Aそれぞれを取囲むように不純物領域39を配置することにより、個々の不純物領域に伝搬されるノイズを不純物領域39で確実に吸収することができ、よりノイズ耐性を高くすることができる。また、Pウェル9は、この不純物領域39によりたとえば接地電圧にバイアスされるため、Pウェル9の電源を強化することができ、Pウェル9に電位分布が生じるのを抑制できる。これにより、Pウェル9に形成されるダイオード1から4を、確実に逆バイアス状態に維持することができ、ダイオード1から4を介して内部配線にノイズが伝搬されるのを、より抑制することができる。

[0077]

また、不純物領域39を、ダイオード1から4のアノード電極として利用することができ、Pウェル9の寄生抵抗を低減でき、内部配線IL1およびIL2の蓄積電荷を高速で放出することができる。

[0078]

なお、図19に示す構成においては、不純物領域39を介してPウェル9を接 地電圧レベルにバイアスしている。しかしながら、Pウェル9がその領域から、 接地電圧レベルにバイアスされてもよい。この場合においても、不純物領域39 は、高濃度の不純物領域であり、その抵抗値は小さいために、Pウェル9表面に おける抵抗を低減でき、応じてPウェル9における電圧分布を抑制することがで きる。

[0079]

[変更例]

図20は、この発明の実施の形態6の変更例の構成を概略的に示す図である。 この図20に示す構成においては、ダイオード1から4を形成する不純物領域D 1A、D1B、D2B、およびD2Aそれぞれに対応して、不純物領域39a-391が配置される。すなわち、図18に示す不純物領域39を、不純物領域3 9a-391に分割する。この図20に示す配置の断面構造は、図19に示す断面構造と同様である。

[0080]

この図20に示す構成においては、ダイオード1から4それぞれを形成する領域を取囲むように、分割不純物領域39a-391が配置される。これらの不純物領域39a-391は、直線的に延在する矩形領域で形成され、パターニングが容易である。

[0081]

図20に示す不純物領域39a-39は、それぞれ別の接地線から接地電圧を供給されてもよく、また、Pウェル9から接地電圧レベルに固定されてもよい。この図20に示す配置においても、不純物領域D1A、D1B、D2BおよびD2Aを取囲むように、Pウェル9と同一導電型の不純物領域39aから391が配置されており、Pウェル9を介して伝搬されるノイズを、確実にダイオード1-4に伝達されるのを防止することができる。

[0082]

なお、不純物領域39a-391を、それぞれ、ダイオード1から4のアノー

ドとして利用することにより、図18に示す配置と同様、Pウェル(9)の基板 抵抗を低減できる。

[0083]

以上のように、この発明の実施の形態6に従えば、ダイオードを形成する不純物領域それぞれを取囲むように基板ウェル領域と同様の導電型の不純物領域を配置しており、確実に、ダイオードへノイズが伝搬されるのを抑制することができる。また、このノイズ吸収用の不純物領域が基板ウェル領域と同一導電型であり、ダイオードの他方電極として利用することにより、ウェル抵抗を低減でき、ダイオードの応答速度を改善することができる。

[0084]

[実施の形態7]

図21は、この発明の実施の形態7に従う半導体装置の構成を概略的に示す図である。図21においては、ノードND1上の入力信号IN+をMOSトランジスタ7のゲートに伝達する内部配線IL1に対し、ダイオード41および44が接続され、また、ノードND2上の入力信号IN-をMOSトランジスタ6のゲートに伝達する内部配線IL2には、ダイオード42および43が接続される。これらのダイオード41-44は、重心位置5を共有するようにコモンセントロイドに配置される。

[0085]

ダイオード41-44は、Nウェル40に形成される。したがって、ダイオード41および44のアノードが内部配線IL1に接続され、ダイオード42および43のアノードが内部配線IL2に接続される。Nウェル40は、他のトランジスタが形成されるPウェル9内に形成される。このNウェル40は、ダイオード41から44を逆バイアス状態に設定するために、たとえば電源電圧に接続される。この図21に示す構成においても、内部配線IL1またはIL2に蓄積されるプラズマ荷電粒子は、ダイオード41-44を介して基板領域のNウェル40に放出される。

[0086]

図22は、図21に示すダイオード41-44の平面レイアウトを概略的に示

す図である。図22において、ダイオード41-44に対応して、P型不純物領域D3A、D3B、D4BおよびD4Aが、2行2列に整列して配置される。不純物領域D3A、D3B、D4BおよびD4Aは、それぞれのサイズ(面積)が等しく、対角線上の不純物領域を共通の内部配線に接続することにより、重心位置5を共有するコモンセントロイド配置が実現される。

[0087]

不純物領域D3A、D3B、D4BおよびD4Aを取囲むように、n型不純物領域45が配置される。不純物領域45、D3A、D3B、D4BおよびD4Aは、Nウェル40内に形成される。したがって、Nウェル40によりPウェル9およびP型層10からのノイズの伝搬を抑制し、かつ不純物領域45により、このNウェル40にノイズが伝搬されても、ダイオード41から44へ伝搬されるのを防止する。このNウェル40を利用する事により、ダイオードの基板領域に対して側面および底面からのいずれの方向からノイズが伝播されても、確実にノイズがダイオード41-44に伝播されるのを抑制することができる。

[0088]

なお、不純物領域D3AおよびD4Aが内部配線IL1に接続され、不純物領域D4BおよびD3Bが内部配線IL2に接続される。これらの内部配線IL1およびIL2が、それぞれ、MOSトランジスタ7および6のゲートに入力信号IN+およびINーを伝達する。したがって、ダイオード41ー44への基板ノイズの伝搬を抑制することができ、正確に、入力信号IN+およびINーを差動的に増幅することができる。ダイオード41から44は、プラズマ蓄積電荷が負電荷の時には、逆方向リーク電流により基板領域へ放電し、正電荷の時には、ダイオードが導通して順方向電流により基板領域のNウェルに放電する。

[0089]

図23は、図22に示す不純物領域D3AおよびD3Bを含む領域の断面構造を概略的に示す図である。Pウェル9内にNウェル40が形成される。このNウェル40は、その低部がP型層10に接するように形成され、ダイオード形成領域が、他の素子の形成領域と確実に分離される。

[0090]

このNウェル40表面に、間を置いてp型不純物層D3AおよびD3Bが形成される。また、Nウェル40表面の周辺部に、n型不純物層45が形成される。これらの不純物領域41、43および45は、素子分離膜8b-8dにより互いに分離される。また、Nウェル40境界部に沿って素子分離膜8aおよび8eが形成され、Pウェル9内のトランジスタ素子またはウェルとNウェル40とを分離する。

[0091]

不純物領域D3AおよびD3Bが、内部配線IL1およびIL2にそれぞれ接続され、またダイオード41および43のアノードとして機能する。このNウェル40は、これらのダイオード41および43のカソードとして機能する。不純物領域45を、たとえば電源電圧レベルに維持することにより、Nウェル40を電源電圧レベルに維持して、このダイオード41および43を逆バイアス状態に設定する。

[0092]

このNウェル40を電源電圧レベルにバイアスすることにより、Pウェル9と Nウェル40が逆バイアス状態となり、Pウェル9からのノイズがNウェル40 に伝搬されるのを抑制することができる。

[0093]

なお、このNウェル40に形成される不純物領域45の形状としては、先の図 18または図20に示すように、ダイオード41から44をそれぞれ形成する不 純物領域を個々に取囲むように形成されてもよく、また、不純物領域45が、ダイオード41から44形成領域外周に沿って分割して配置されてもよい。

[0094]

以上のように、この発明の実施の形態7に従えば、ダイオードを専用のウェル 領域内に形成しており、基板領域からノイズがダイオードに伝搬されるのを確実 に抑制することができる。特に、Pウェル9表面を介して伝搬されるノイズとし て、Pウェル9およびP型層10の界面領域近傍を伝搬し、ダイオード形成のた めの基板領域底部から伝搬されるノイズをも、確実に抑制することができる。

[0095]

[実施の形態8]

図24は、この発明の実施の形態8に従う半導体装置の構成を概略的に示す図である。図24においては、ダイオード1から4を形成する不純物領域D1A、D1B、D2BおよびD2Aが、2行2列に整列して配置される。これらのダイオード1から4の形成領域外周に、ノイズ吸収用のp型不純物領域38が形成される。不純物領域38、D1A、D1B、D2BおよびD2Aは、Pウェル9a表面に形成される。これらは、図15に示す構成と同じである。このPウェル9aを囲むように、Nウェル46がPウェル9a外部に形成される。Nウェル46表面に、n型不純物領域45が形成される。このn型不純物領域45を介して、Nウェル46を、たとえば電源電圧レベルの十分高い電圧にバイアスする。Pウェル9aとNウェル46を逆バイアス状態とするようにPウェル9aを、たとえば不純物領域38により、接地電圧レベルに固定する。したがって、Pウェル9aは、電源線と分離されているため、電源ノイズが、ダイオード1から4を介して内部配線IL1またはIL2に伝達されるのを防止できる。また、基板ノイズが、Nウェル46からPウェル9aに伝搬されても、不純物領域38により、ダイオード1から4に伝搬されるのを抑制することができる。

[0096]

図25は、図24に示す不純物領域D1AおよびD1Bを含む領域の断面構造を概略的に示す図である。図25において、Pウェル9a表面に、n型不純物領域D1AおよびD1Bが間をおいて形成される。これらの不純物領域D1AおよびD1B外部に、素子分離膜8cおよび8eを介してp型不純物領域38が形成される。

[0097]

Pウェル9 a外部に、Pウェル9 aと同じ深さのNウェル4 6が形成される。このNウェル4 6表面には、素子分離膜8 b および8 f により不純物領域3 8 により分離されるn型不純物領域4 5 が形成される。このn型不純物領域4 5 をたとえば電源電圧レベルに設定し、またPウェル9 a を、不純物領域3 8 によりたとえば接地レベルに固定する。これにより、Pウェル9 a とNウェル4 6 を逆バイアス状態に設定する。また、Pウェル9 a およびNウェル4 6 下部のP型層1

○領域には、ボトムNウェル47を形成する。これにより、ダイオード1から4が形成されるPウェル9aを、他のトランジスタ等の形成領域から確実に分離することができる。このボトムNウェル47は、Nウェル46を介してたとえば電源電圧レベルに固定される。したがって、ダイオード1から4に対し、このPウェル9aの底部から伝搬されるノイズを、その電位が固定されるボトムNウェル47およびNウェル46により吸収することができる。

【0098】

Nウェル46外部には、Pウェル9が形成され、他の回路の構成要素が形成される。

[0099]

Pウェル9 a は、電源線から分離されており、Nウェル4 6をバイアスする電源電圧を供給する電源線上のノイズがPウェル9 a に伝達されるのを防止でき、応じて、内部配線 I L 1 および I L 2 に電源ノイズが重畳するのを防止できる。これにより、内部回路のノイズ耐性を大幅に改善することができる。

[0100]

なお、Nウェル46およびPウェル9aをバイアスする電圧は、電源電圧および接地電圧に限定されず、Pウェル9aおよびNウェル46を逆バイアス状態に設定し、かつダイオード1から4を逆バイアス状態に設定する電圧レベルであればよい。

[0101]

また、ダイオードの配置としては、先の実施の形態 1 から 4 のいずれの配置が 用いられてもよい。

[0102]

以上のように、この発明の実施の形態8に従えば、プラズマ荷電粒子を放出するダイオードを形成する基板ウェル領域を、別の導電型のウェル領域で取囲むように構成しており、このダイオード形成領域を他の回路の基板領域から分離でき、ノイズがダイオードに伝搬されるのを抑制することができる。また、ダイオード形成領域を電源線から分離することができ、電源ノイズがダイオードを介して内部回路の差動段に伝播されるのを防止することができる。

[0103]

[実施の形態9]

図26は、この発明の実施の形態9に従う半導体装置の平面レイアウトを概略的に示す図である。この図26に示す平面レイアウトは、図20に示す構成と以下の点において異なっている。すなわち、ダイオード1から4を形成する領域を取囲むように形成される不純物領域38に代えて、ダイオード1から4をそれぞれ形成する不純物領域D1A、D1B、D2BおよびD2Aをそれぞれ個々に取囲むように不純物領域39が形成される。この図26に示す他の構成は、図24に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

[0104]

不純物領域39は、下部のPウェル9aの電位をたとえば接地電圧レベルに固 定するためにも用いられる。

[0105]

図27は、図26に示す不純物領域D1AおよびD1Bを含む部分の断面構造を概略的に示す図である。図27に示す断面構造は、図25に示す断面構造と以下の点で異なっている。すなわち、n型不純物領域D1AおよびD1Bの間に、p型不純物領域39が形成される。このp型不純物領域39は、不純物領域D1AおよびD1Bと素子分離膜8bおよび8eにより分離される。Pウェル9aの周辺に、図25に示す構造と同様、p型不純物領域39が配置される。これらのp型不純物領域39は、たとえば接地電圧レベルに固定される。

[0106]

この図27に示す断面構造の他の構成は、図25に示す構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。

[0107]

図27に示すように、Pウェル9 a 表面に、p型不純物領域39が分散して配置される。したがって、不純物領域39をたとえば接地電圧レベルに固定することにより、Pウェル9 a の電位を確実にたとえば接地電圧レベルに固定することができ、ダイオード1および3(また2および4)を確実に逆バイアス状態に維

持することができ、内部信号IN+およびIN-に対して悪影響を及ぼすのを防止することができる。

[0108]

なお、この図26および図27に示す構成においても、ダイオードは、コモンセントロイドに配置されればよく、その数は任意であり、また、その配置も任意である。

[0109]

以上のように、この発明の実施の形態9に従えば、ダイオードを形成する不純物領域を個々に個別の導電型の不純物領域で取囲むようにしており、基板ウェル領域を確実に所定電位(接地電位)レベルに固定することができる。これにより、ダイオードを介して内部配線IL1およびIL2へ基板ノイズが伝搬されるのを確実に抑制することができ、また、入力信号を確実に内部回路の差動MOSトランジスタへ伝達することができる。

[0110]

[実施の形態10]

図28は、この発明の実施の形態10に従う半導体装置の平面配置を概略的に示す図である。図28においては、ダイオード1から4を構成する不純物領域D1A、D2B、D1BおよびD2Aが、2行2列に配置される。これらのダイオード1から4を形成する領域を取囲むように、不純物領域38が形成される。この不純物領域D1AおよびD2Aは、内部配線54aを介してノードND1に接続される。不純物領域D2BおよびD1Bは、内部配線54bを介してノードND2に接続される。

[0111]

ダイオード1から4を形成する領域を取囲むように、対称的にトランジスタ6 および7を形成するためのアクティブ領域(活性領域)50-53が配置される 。この対角線上に対向して配置されるアクティブ領域50および53に、MOS トランジスタ7が形成される単位トランジスタが形成される。また別の対角線上 に対向して配置されるアクティブ領域51および52に、MOSトランジスタ6 を形成するタ単位トランジスタが形成される。これらのアクティブ領域50-5

特2003-090523

3 それぞれにおいては、ソース不純物領域SIとドレイン不純物領域DIが交互に配置される。これらのソース不純物領域SIおよびドレイン不純物領域DIの間に、ゲート電極GTが配置される。図28において、図面を簡略化するため、記号SI、DI、およびGTは、アクティブ領域52に対してのみ示す。

[0112]

アクティブ領域50において、ドレイン不純物領域は、金属配線56aにより 相互接続されて、ドレイン+ノードに結合される。また、ソース不純物領域が、 金属配線56bにより相互接続されかつ共通ソースノードに結合される。ゲート 電極GTは、金属配線55aにより、不純物領域D1Aに電気的に接続される。

[0113]

アクティブ領域51においては、ドレイン不純物領域が金属配線56bにより 共通接合されかつドレインー端子に結合され、ゲート電極GTが、金属配線55 bにより、不純物領域D2Bに電気的に接続される。ソース不純物領域が、金属 配線57bにより相互接続されかつ共通ソースノードに接続される。

[0114]

アクティブ領域52において、ゲート電極GTが、金属配線55cにより相互接続されかつ不純物領域D1Bに電気的に接続され、ドレイン不純物領域DIが金属配線56cにより相互接合されかつドレインーノードに接続される。またソース不純物領域SIが、金属配線57cにより相互接続されかつ共通ソースノードに接続される。

[0115]

アクティブ領域53においては、ゲート電極が金属配線55bにより相互接続されかつ不純物領域D2Aに接続され、ドレイン不純物領域が、金属配線56eにより相互接続されかつドレインプラス端子に接続される。ソース不純物領域が、金属配線57cにより相互接続されかつ共通ソースノードに接続される。

[0116]

金属配線 5 7 a - 5 7 d は、金属配線 5 5 a - 5 5 d および 5 6 a - 5 6 d よりも上層の金属配線である。

[0117]

トランジスタ6および7を形成するアクティブ領域50から53は、ダイオードの重心位置について点対称の位置に同一サイズおよびレイアウトで配置される。トランジスタ6を形成するアクティブ領域51および52の重心位置と、トランジスタ7を形成するアクティブ領域50および53の重心位置は一致する。また、ダイオードの重心位置とトランジスタの重心位置を一致させることにより、重心位置についてトランジスタおよびダイオードを対称的に配置することができ、トランジスタ形成領域と対応のダイオード形成領域との間の内部配線レイアウトを対称的に設定することができ、レイアウトが簡略化される。

[0118]

また、差動トランジスタを構成するトランジスタ素子をコモンセントロイド配置で配置することにより、残留ノイズのトランジスタに対する影響を等しくすることができ、ノイズ耐性を改善することができる。

[0119]

また、ダイオード1から4を形成する領域近傍に、トランジスタを形成するアクティブ領域50-53を、対称的に、ダイオード形成領域を取囲むように配置することにより、ダイオードの不純物領域と対応のトランジスタのゲートとを接続する金属配線55a-55dの配線距離が短くなり、プラズマ生成時の蓄積電荷量を低減できる。特に、金属配線55a-55dを直線的に配置することにより、その配線距離を短くでき、アンテナ効果を低減することができ、ダイオード1から4により除去できず残留した電荷の影響を抑制することができる。

[0120]

図29は、図28に示すダイオード1から4とトランジスタ6および7の断面 構造を概略的に示す図である。図29においては、ダイオード1から4に対応す る不純物領域のうち1つの不純物領域DIと1つのトランジスタのアクティブ領 域の構成を代表的に示す。

[0121]

図29において、P型層10表面にPウェル9および59が間を置いて形成される。Pウェル9表面には、n型不純物領域DIが形成され、またノイズ吸収用のp型不純物領域38が形成される。この不純物領域DIは、図28に示す不純

物領域D1A、D1B、D2B、D2Aのいずれかに対応する。

[0122]

Pウェル59においては、n型不純物領域が、ソース不純物領域SIa、ドレイン不純物領域DIaおよびソース不純物領域SIbが交互に間を置いて形成される。これらの不純物領域の間のウェル領域上に、図示しないゲート絶縁膜を介してゲート電極GTaおよびGTbがそれぞれ形成される。このPウェル59は、図28に示すアクティブ領域50-53のいずれかに対応する。

[0123]

Pウェル9に形成される不純物領域Diは、コンタクトCNTaを介して金属配線55に電気的に接続される。この金属配線55は、また、コンタクトTHaを介して入力信号INを伝達するノードに接続される金属配線54に接続される。この金属配線55は、また、Pウェル59のトランジスタ形成領域にまで直線的に延在して配置され、コンタクトCNTbおよびCNTcを介してゲート電極GTaおよびGTbに電気的に接続される。

[0124]

金属配線54は、金属配線55よりも上層の金属配線である。この金属配線55は、ダイオードを形成する領域(Pウェル9)近傍において配設される利用可能な配線のうち最下層の金属配線であり、たとえば第1アルミニウム配線または第1銅配線である。このダイオードとトランジスタとの間の配線を、その近傍において利用できる最下層の金属配線を利用することにより、金属配線55形成時のプラズマエッチング以後の、上層配線形成時におけるプラズマエッチング時に発生するプラズマ荷電粒子の影響を低減することができる。すなわち、ダイオードとトランジスタとを接続する金属配線として上層の金属配線を利用する場合、トランジスタのゲート電極に対するコンタクトのアスペクト比を低減するため、中間配線を用いて、上層金属配線とトランジスタのゲート電極およびダイオードの不純物領域とを接続する必要がある。したがって、このトランジスタのゲート電極に関連するプラズマエッチングの工程数が増大し、プラズマ荷電粒子の影響が大きくなる。したがって、最下層の金属配線を利用することにより、このゲート電極GTaおよびGTbとダイオードの不純物領域Diの接続を早い段階で完

了させることができ、ゲート電極GTaおよびGTbに対する、プラズマエッチングの影響を低減することができる。

[0125]

上層の金属配線54は、内部ノードND1またはND2に接続されるだけであり、その配線長は短く、プラズマ工程時におけるその蓄積電荷量は十分小さくすることができ、従って、金属配線54のプラズマ蓄積電荷が、金属配線55を介して伝搬して、ゲート電極GTaおよびGTbに対して悪影響を及ぼすのを十分に抑制することができる。

[0126]

また、この金属配線55の配線形状(レイアウトパターン)をすべてのトランジスタ(アクティブ領域50-53)について同じとする。これにより、金属配線55(55a-55d)の面積が同じとなり、トランジスタゲート電極に対するアンテナ効果を同じにすることができ、蓄積電荷の影響を相殺することができる。

[0127]

また、この金属配線55の配線長については、アクティブ領域50-53を、コモンセントロイドに配置することにより、トランジスタのゲート電極とダイオードの不純物領域とを接続する金属配線55の長さを、アクティブ領域50-53について同一とすることができ、蓄積電荷量をほぼ同量とすることができる。したがって、ダイオード1から4により除去できず残留する電荷が存在しても、その残量は同一にでき、MOSトランジスタ6および7の特性差をなくすことができる。

[0128]

なお、この実施の形態10において、ダイオードの配置としては、実施の形態1から9のいずれの配置が用いられてもよい。また、図29においては、トランジスタを形成するためのPウェル59とダイオードを形成するPウェル9は別々に設けられている。しかしながら、これらはダイオードの不純物領域を形成する領域と、トランジスタのゲート電極を形成する領域は、同一のウェル領域であってもよい。また、このPウェル9および59は、たとえばNウェルなどの分離領

域により分離されてもよい。またN型の埋込分離領域が用いられてもよい。

[0129]

以上のように、この発明の実施の形態10に従えば、ダイオード形成領域近傍にコモンセントロイドにトランジスタ形成領域を配置しており、ダイオードとトランジスタの間の配線をすべての対称的に配置でき、トランジスタの特性を同とすることができ、応じて、特性差をなくすことができ、正確に入力信号を蓄積電荷の影響を受けることなく増幅することができる。

[0130]

なお、上述の説明においては、nチャネルMOSトランジスタ6および7による差動増幅回路が一例として示されている。しかしながら、MOSトランジスタ6および7は、pチャネルMOSトランジスタであってもよい。このトランジスタ対は、相補的に入力信号IN+およびIN-を増幅して出力すればよく、ミキサの差動段であってもよく、また、単に並列に動作する回路段であってもよい。また、この差動段は、アナログ的に動作してもよく、またデジタル的に動作してもよい。

[0131]

また、ダイオードは逆バイアス状態とされていればよく、基板ウェル領域のバイアス電圧レベルは、利用可能な電圧レベルに応じて適当に定められればよい。

[0132]

なお、上述の説明においては、アクティブ領域内の全てのトランジスタを差動 対の形成に用いている。しかしながら、アクティブ領域内に差動対形成以外の目 的のトランジスタが配置されてもよい。例えば、差動対に電流を供給する電流源 を配置することも可能であり、また、差動対を形成するトランジスタの両端に形 状ダミーと呼ばれる、トランジスタのゲート電極およびアクティブ領域の仕上が りの均一性の向上等を図るトランジスタが配置されてもよい(トランジスタ自体 の特性の均一化を図ることができる)。もちろん、形状ダミーと電流源等の他の 目的のトランジスタとが共有化されて配置されてもよい。

[0133]

【発明の効果】

以上のように、この発明に従えば、差動トランジスタ対のゲート配線のプラズマ蓄積電荷を消去するダイオードを、コモンセントロイドに配置している。したがって、ダイオードを介して差動トランジスタ対のゲートに伝達されるノイズを同相ノイズとすることができ、差動トランジスタ対の同相除去特性により、確実にノイズの影響を相殺することができる。これにより、安定に入力信号を正確に処理することのできる半導体装置を実現することができる。

【図面の簡単な説明】

- 【図1】 この発明の実施の形態1に従う半導体装置の構成を概略的に示す 図である。
 - 【図2】 図1に示すダイオードの平面レイアウトを概略的に示す図である
 - 【図3】 図2に示すダイオードの断面構造を概略的に示す図である。
 - 【図4】 図2に示す構成におけるノイズ伝搬領域を模式的に示す図である
- 【図5】 図2に示す配置におけるノイズの伝搬領域を模式的に示す図である。
- 【図6】 図2に示す配置におけるノイズの伝搬領域を模式的に示す図である。
 - 【図7】 この発明の実施の形態2に従う半導体装置の構成を示す図である
 - 【図8】 図7に示すダイオードの平面レイアウトを概略的に示す図である
 - 【図9】 図8に示すダイオードの断面構造を概略的に示す図である。
- 【図10】 この発明の実施の形態3に従う半導体装置の構成を概略的に示す図である。
- 【図11】 図10に示すダイオードの平面レイアウトを概略的に示す図である。
 - 【図12】 図11に示すダイオードの断面構造を概略的に示す図である。
 - 【図13】 この発明の実施の形態4に従う半導体装置の構成を概略的に示

す図である。

- 【図14】 図13に示すダイオードの平面レイアウトを概略的に示す図である。
- 【図15】 この発明の実施の形態5に従う半導体装置の平面レイアウトを 概略的に示す図である。
 - 【図16】 図15に示す構成の断面構造を概略的に示す図である。
- 【図17】 この発明の実施の形態5の変更例の構成を概略的に示す図である。
- 【図18】 この発明の実施の形態6に従う半導体装置の構成を概略的に示す図である。
 - 【図19】 図18に示すダイオードの断面構造を概略的に示す図である。
 - 【図20】 この発明の実施の形態6の変更例を示す図である。
- 【図21】 この発明の実施の形態7に従う半導体装置の構成を概略的に示す図である。
- 【図22】 図21に示すダイオードの平面レイアウトを概略的に示す図で ある。
 - 【図23】 図22に示すダイオードの断面構造を概略的に示す図である。
- 【図24】 この発明の実施の形態8に従う半導体装置の構成を概略的に示す図である。
 - 【図25】 図24に示すダイオードの断面構造を概略的に示す図である。
- 【図26】 この発明の実施の形態9に従う半導体装置の構成を概略的に示す図である。
 - 【図27】 図26に示すダイオードの断面構造を概略的に示す図である。
- 【図28】 この発明の実施の形態10に従う半導体装置の平面レイアウトを概略的に示す図である。
- 【図29】 図28に示すダイオードとトランジスタの配線の断面構造を概略的に示す図である。

【符号の説明】

1-4 ダイオード、6,7 MOSトランジスタ、IL1, IL2 内部配


特2003-090523

線、D1A, D1B, D2A, D2B 不純物領域、9 Pウェル、12-27 ダイオード、A1-A8, B1-B8 不純物領域、30-33 ダイオード、B10, A10, A11, B11 不純物領域、34-37 ダイオード、B20, A20, A21, B21 不純物領域、38, 38a-38d, 39, 39a-391, 45 不純物領域、40 Nウェル、47 ボトムNウェル、9a Pウェル、46 Nウェル、50-53 アクティブ領域、55a-55b, 56a-56d, 57a-57d 金属配線。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




[図7]




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】




【図19】




9


【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




[図26]




【図27]



【図28】



【図29】



【書類名】

要約書

【要約】

【課題】 アンテナ効果に起因する差動トランジスタ対の特性のずれを防止し、 かつ基板ノイズに対する耐性の強い回路を実現する。

【解決手段】 相補信号を伝達する内部配線(IL1,IL2)に個々に2つのグループのダイオードを接続し、内部配線それぞれのダイオード群の重心位置(5)を一致させる。

【選択図】

図 1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社